ホームページに戻る
まず，製造部門を持たないNTTにおいて開発されたCADという点に懸念を抱かれる方もおられると思います．大変逆説的な言い方になりますが，PARTHENONは製造部門を持たないNTTであるからこそ研究・開発できたシステムであると申し上げたい．
1972年当時，PARTHENONの開発者は，国産計算機メーカ3社(日本電気，日立製作所，富士通)の協力とその技術を結集して世界一を目指した汎用大型計算機DIPS (Denden-kosha Information Processing System)の研究開発に携わっていました．最初の機種であるDIPS-1は既に稼働していましたが，半導体メモリを導入した画期的なシステムであるIBM370が発表されるに及び，これに対抗して計画されたDIPS-11の論理装置(CPU)の開発に取り組んでいました．
このプロジェクトにおいて，我々NTT技術者の責務は，いわゆる「方式」検討を行い，「論理仕様/物理仕様」を明らかにして製造各社に提示することでした．すなわち，開発装置のアーキテクチャに責任をとることです．CPUの機能・性能・コスト条件を設定し，それを満足するように命令仕様を始めとするプロセッサ基本方式を決定するわけですが，そのための方式検討とはどのようなものか，我々が担当した例を参考に述べてみます．
例えば，仮想記憶方式のもとでキャッシュ・メモリ(以下CM)方式を採用しようとする場合，ざっと以下のような検討が必要でした(詳細は，中村，小野「ULSIの効果的な設計法」オーム社，1994年を参照下さい)．
よく知られているようにCM方式は，高速・小容量メモリをCPUに内蔵させ，低速・大容量の主メモリ(以下MEM)の写しとして使用し，実効的に高速・大容量のメモリ系を実現しようとするものです．この方式においては，必要な情報(論理アドレスにより指示された情報)が如何に多くCM上で発見できるようにするか(如何にNFP(Not-Found Probability)を小さくできるか)が重要です．
では仕様を決定するために具体的にどのような方式検討が必要になったか主なポイントのみについて以下に述べてみます．すなわち，
これらの項目から皆様に訴えたかったことは，要するに方式設計，アーキテクチャ設計の段階に本当に人間が頭を使わなければならないのはこのような総合的な思考であること， また，この段階での設計品質が最終製品の成否に及ぼす影響は，単相クロックか/多相クロックか，ゲートレベルで直接手を加えて回路修正できるのかできないのかなどということによる影響とは次元が違うということ，なのです．
このような方式設計において，定性的/定量的検討のいずれも必要になります．例えば，上記(3)のCM-MEM間の情報一致をどう保証するかのように机上での論理思考がメインとなるものもありますが，(1)，(2)，(4)のようにそれぞれの方式候補のいずれが性能的に，どの程度の有為さを持って優れているのかを把握するにはどうしても定量的な検討が必要です．
そこで従来は，例えば，CM-MEM間写像単位/転送単位，CM容量などのCPU性能への影響を把握するため，専用のシミュレータを開発したり，GPSSなど汎用シミュレータを用いたりして，モデル上で定量的評価を行っていました．ここで問題としなければならないのは次の点でした．
この方式設計と製造設計とのギャップ(不連続)は，NTTの方式設計者にとっては隔靴掻痒の歯がゆさであり，上記の重要な方式設計成果が効率よく製造設計に結びついた現実的な設計資産とはなり得ないのです．そこで「方式検討，アーキテクチャ設計に有効なツールで，且つそれを用いて行った作業がそのまま直接製造設計に結びつくようなもの」がないか，と当然考えるわけです．
結論から言うと，そのようなツールがなかったから我々は自らの手でPARTHENONを開発したのです．メーカ各社にとっては，回路図作成は所詮やらねばならない必須作業であり，我々NTTの方式担当が抱いたこのような問題意識はなかったと思います．
繰り返しになりますが，『製造設計に無駄なく結びつく最上位の設計法』を求めても，実用となる「最上位」は『回路図作成による従来の論理設計手法』にすがるしかなかったのです．驚くべきことですが，20年後の現在でも，PARTHENONの存在がなければ，この状況は本質的になんら改善されてはいないのです．
このような背景のもと，PARTHENONの研究は，半年の予備検討を経て策定し，1981年1月6日に承認された研究計画書により開始しました．この計画書は，従来のCAD，すなわち部品屋の発想による「LSI-DA」ではなく，方式屋の設計を支援するためのものであり，そのものずばり「方式DA研究計画書」と名付けました．以後，NTT社内では方式DAと呼ばれて使用されてきましたが，1990年に外部の皆様にも公開するのを契機にPARTHENONという名称を付与しました．
PARTHENONにより，ハードウェアの並列動作をプログラミングすることにより方式検討，アーキテクチャ設計が可能となりました．従来ならブレッドボードを試作しハードウェアモニタ，ソフトウェアモニタを用いた実測によりやっと得られたような特性・評価データを，PARTHENONによるシミュレーション，実セル情報を用いた論理合成により設計段階でかなり正確に容易に得ることができます．このようなことが可能となる効果が如何に絶大であるかは，大規模なシステムの設計・開発の経験がある方式設計者の方にはよくお分かり頂けると思います．
PARTHENONの研究開始から16年経った現在，この間のハードウェア技術の進歩はめざましく，1チップに100kゲート規模のプロセッサが載る時代になると，PARTHENON開発の動機となった「方式設計のための高位CADがほしい」という切実な要求はNTTのみの特殊なものではなく，ある意味では産業界全体の要求となっています．ワークステーションが設計者一人に1台持てるところまで価格低下し，また，パソコンがワークステーションなみに高性能化したのと相俟って，時代がPARTHENONの設計文化を必要とし，それを実用技術として存在させ得るところにまで追いついて来たと言えます．
これによって，ゲートレベル以下の物理条件が支配する世界と上位の並列論理・アルゴリズム・アーキテクチャの世界をきれいに分離して扱えるようにしました．多相クロックだ非同期だなどといったゲート論理回路こそ工夫の対象といった低位思考の世界から，並列アーキテクチャを対象とする高位論理思考の世界へと方式設計者を解放しました．
この目的のため，SFLはクロックを前提とした 並列動作記述言語とし，PARTHENONが合成するのは同期回路のみとしました．このSFL/PARTHENONのCADとしてのアーキテクチャは，一見，厳しい制限条件が付いているように見えますが，これまでの説明でお分かりのように，方式設計のための真に実用的なCADを実現するためにはこれしかないという積極的かつ攻撃的帰結であることがご理解頂けるでしょう．
ここまでお読み頂いて皆様には「いつかどこかで」これとよく似た経験をした，または話を聞いたことがあると感じられたのではないでしょうか．そうです，昭和40年代の前半の頃，「高級言語とコンパイラなどというしろものでまともなソフトウェアが作れるか．アセンブラと機械語を駆使した俺の名人芸を見ろ」などと言っていた豪傑がたくさんいましたね．しかし，現在CやFORTRANなどの高級言語を使わないでソフトウェアを開発することなどまず考えられません．ハードの設計もやっと高級アルゴリズム言語による設計が主流となる維新の時を迎えました．方式設計を真に支援するPARTHENONは，この維新の時代を開くカギになり得ると考えています．
PARTHENON以外のいずれの論理合成ツールも，ASIC全体の設計に適用されることは稀であり，ASIC内部の一部の組合せ論理や制御論理の合成に使用されているのに留まっているのに対し，PARTHENONのみが，プロセッサ全体の論理合成を一気に実現できる実用レベルに達しているという事実は，PARTHENONの設計思想の優位さを如実に表しています．
高位設計言語がテーマになるとき，SFLは次の3つの言語，Verilog，VHDL，UDL/Iとともによく取り上げられます．例えば，情報処理学会誌「ハードウェア記述言語特集号」(1992年11月号)においてこれら4つの言語を対象に，同一のプロセッサ(KUE-CHIP(Kyoto University Education CHIP))を設計し比較した結果が掲載されていますが，SFLとPARTHENONは実用上全く問題のなかった唯一の技術であることが報告されています．
ご参考までに，図にこれら言語の開発年代を示しますが，SFL基本仕様を発表して以降の5年間，他の3言語はまだ存在していないことに注目して下さい．このような事実があっても，現実問題として，PARTHENONの思想は大勢としては理解されていないのも残念ながら事実で す．
PARTHENONの利点は，非同期パラダイムの上に構築されている現在のVHDL，Verilog-HDLでは実現することが大変困難であり，また小手先の仕様修正など施しても不便で使いものにならないのです．このあたりの詳しい事情は省略しますが，SFLはVHDLらと同列で論じられるものではなくて，はっきりとこれらの上位に位置するものなのです．
様々な困難を伴いながらも，PARTHENONは着実に世の中に貢献しています．
まず，産業界においては，NTTをはじめいくつかの企業でのPARTHENONの使用数が伸びており，大幅な設計工数削減により最先端ASICへの適用実績が着実に出てきています．これらのうちNTTの超高精細画像処理ベクトルプロセッサ，三洋電機のミューズ・デコーダについてはPARTHENONにより設計したことが公表されています．一方，中小のデザインハウスなどでの比較的小規模なLSI設計にも効果を発揮しており，また，皆様ご存知のように，トランジスタ技術やインタフェースには，設計・開発例がよく掲載されています．
目を学術分野に向けると，北は北海道大学から南は琉球大学まで，また，豊田高専などの工業高等専門学校など多くの教育機関で次世代DSP(Digital Signal Processor)など先端的アーキテクチャを持つハードウェアの研究・設計・教育のためにPARTHENONを利用する状況が生じています．平成7年5月現在，全国で76名の先生方に，合計372システムが使用されています．
これらの先生方を中心にパルテノン研究会が設立され(平成4年11月)，既に6回の研究発表会が開催され，研究成果の発表と設計資産の相互利用などが開始されています．第2回の研究発表会(平成5年4月5日開催)は，IEEE東京支部の協賛を得ています．また，パルテノン研究会主催の第1回，第2回ASICデザイン・コンテストにも大変多くの力作が寄せられています．
PARTHENONとは? のページへ戻る