第4回 PARTHENON講習会カリキュラム

1996年 7月 24日～ 26日

於 / 中央大学

7月24日

伊藤秀之 (NTT 情報通信研究所) :
PARTHENONの概要
伊藤秀之 (NTT 情報通信研究所) :
SFLの基本的な記述
伊藤秀之 (NTT 情報通信研究所) :
PARTHENONによる設計入門 (クロック・タイマの設計を例として) (1/2)
伊藤秀之 (NTT 情報通信研究所) :
PARTHENONによる設計入門 (クロック・タイマの設計を例として) (2/2)
質疑応答

7月25日

澤田宏 (NTT コミュニケーション科学研究所) :
8ビットCPU(KUE-CHIP2)の設計 (1/5)
澤田宏 (NTT コミュニケーション科学研究所) :
8ビットCPU(KUE-CHIP2)の設計 (2/5)
澤田宏 (NTT コミュニケーション科学研究所) :
8ビットCPU(KUE-CHIP2)の設計 (3/5)
小栗清 (NTT 情報通信研究所) :
パルテノンの開発状況と他のCADシステムとの接続比較
懇親会

7月26日

澤田宏 (NTT コミュニケーション科学研究所) :
8ビットCPU(KUE-CHIP2)の設計 (4/5)
澤田宏 (NTT コミュニケーション科学研究所) :
8ビットCPU(KUE-CHIP2)の設計 (5/5)
永見康一 (NTT 情報通信研究所) :
PCIバスインターフェースの設計
質疑応答

【PARTHENON講習会のページに戻る】