PARTHENON を構成する主要な処理プログラムとその機能を以下に簡単に示します．
<図1.1> PARTHENONを用いたLSI設計の流れ
SECONDS : SFL 言語で記述された動作の流れを直接解釈して実行する，会話型のSFL動作シミュレータであり，SFL 記述が，設計者の意図に一致しているかどうかを確認するために用います．
SFLEXP : SFL 記述から，テクノロジ (最終的にマッピングする半導体デバイス) に依存しないネットリストを作成する論理合成プログラムです．
OPT_MAP : テクノロジ独立のネットリストから，テクノロジ依存の実部品からなるネットリストへと変換(テクノロジマッピング)し，LSI の配置配線プログラムや FPGA マッピング・ツールへの入力となる最終的なネットリストを作成するマッピング&論理回路最適化プログラムです． この過程で，不要回路の除去，設計階層の制御，タイミング設計の条件を満足させる最適化などを実施します．
ONSET : 組み合わせ論理回路を対象に，回路規模の削減や遅延時間の短縮を図る，組み合わせ論理回路簡単化プログラムです．
RINV : 階層構造をもつ論理回路全体に対して大域的に否定ゲート(インバータ)の削減を図る，極性最適化プログラムです．
NLD_PS : NLD形式 (PARTHENON のネットリスト形式) のネットリストから，PostScript 形式の回路図を作成する回路図作成プログラムです．これによって，PostScript 対応のプリンタに回路図を印刷することができます．また，Ghostscript のようなビューワ・プログラムを用意すれば，回路図をディスプレイ画面上に表示することや，PostScript 対応でないプリンタに印刷することもできます．
これらの，プログラムを用いた LSI 設計の流れを図1.1 に示します．設計者は SECONDS を使用しながら，アーキテクチャ・レベルでより望ましい設計へと改良していくことができます．そして，この SFL 記述の段階で，意図する動作の確認さえできれば，設計工程の大部分を終えたことになります．あとは，ほとんどプログラムまかせで論理合成が行われ，最終ネットリストおよび回路図が出力されます．
PARTHENON を利用することによって，いわゆるトップダウン設計の恩恵を最大限に受けることができます．これから，みなさんは，SFL によるアーキテクチャ・レベルの設計に専念することができるのです．
PARTHENON入門 のページへ戻る
ホームページに戻る