【PARTHENON解説書の目次に戻る】
NLD_PS (NLD to PostScript) は，階層表現されたネットリスト(NLD，PCDによる形式)を入力として，自動的にページ分割した論理回路図を作成し，PostScript形式のファイルを出力します．
このファイルをそのまま PostScript 対応のプリンタに転送することによって，論理回路図が印刷されます．また，Ghostscript のような PostScript のビューワに読ませることによって，回路図をディスプレイ上に表示することや，PostScript対応ではないプリンタに印刷させることも可能となります．
オプション(options)の指定
comment に指定した任意の文字列(120字以内)が，図面の全ページの右下の該当欄に現れます．指定しなければ空白になります．
revision に指定した任意の文字列(4字以内)が，図面の全ページの右下の該当欄に現れます．指定しなければ空白になります．
図面の最小ピッチを value mm とします(0.1 ≦ value ≦ 4.0，デフォルトは 2.0 mm)．
図面の1ページのサイズを指定します．A4，B4，または，高さheightと幅width (mm単位)を指定します(ただし，210.0 ≦ height ≦ 9999.9，148.0 ≦ width ≦ 9999.9，デフォルトは A4 すなわち "210.0x297.0")．
Yを指定すると，指定されたトップ・モジュールに存在するすべてのサブ・モジュールの内部の図面も出力します．Nでは，サブモジュールの内部には立ち入りません(デフォルトは N)．
Yを指定すると，外部端子からの接続リスト，およびページをまたぐ端子間の接続リスト(ただし，2端子間のみの接続は図面中で直接指示されるので除く)を作成し，PostScriptファイルに追加します(デフォルトは N)
作成するPostScriptファイルのファイル名を指定します．指定しなければ，標準出力に出力されます．
2.3節で示した合成例において，TIMER.1st と a:\par\celldemo\start にあるNLD，PCDファイルから，トップ・モジュール名 TIMER の回路図を作成する場合の例を示します．オプションとして，"This is a part of the TIMER"というコメント表示，および，"V2.3"というリビジョン表示を指定し，さらに，接続リストも作成することとします．図面は TIMER1.ps というPostScriptファイルとします．
この場合の実行例をリスト10.1に示します．また， TIMER1.ps をプリンタに出力した例を図10.1に示します．
<リスト10.1> NLD_PSの起動と実行時のメッセージ出力の例
1: A>nld_ps -c "This is a part of the TIMER" -r "V2.3" -t Y -o TIMER1.ps TIMER
TIMER.1st a:\par\celldemo\start
2:
3: ***************************************************************
4: * NLD_PS Version 2.3.0 1994/07/05 *
5: * This program is a part of the PARTHENON system. *
6: * Copyright(C) 1989-1994 NTT *
7: ***************************************************************
8:
9: Read netlist.
10: Reading [TIMER.1st/TIMER.NLD].
11: Reading [TIMER.1st/SL8-2.NLD].
12: Reading [a:\par\celldemo\start/INV-.PCD].
13: Reading [a:\par\celldemo\start/NAND--3.PCD].
14: Reading [a:\par\celldemo\start/NOR--4.PCD].
15: Reading [TIMER.1st/DECR8.NLD].
16: Reading [TIMER.1st/REG-8.NLD].
17: Reading [a:\par\celldemo\start/NOR--8.PCD].
18: Reading [a:\par\celldemo\start/NAND--2.PCD].
19: Reading [a:\par\celldemo\start/REG---1.PCD].
20: Reading [a:\par\celldemo\start/LOW-.PCD].
21: Reading [a:\par\celldemo\start/NOR--2.PCD].
22: Reading [TIMER.1st/SL1-2.NLD].
23: Reading [a:\par\celldemo\start/REG--1.PCD].
24: Reading [a:\par\celldemo\start/HIGH-.PCD].
25: Schematics generation : from netlist to PostScript.
26: Composing drawing data...
27: module << TIMER >> .
28: ...Split into 2 page(s).
29: ...Component located.
30: ...Nets routed.
31: ...PostScript data made.
32: ...Circuit diagram : 2 page(s).
33: ...External pin list : 1 page(s).
34: ...Internal port list : 1 page(s).
35: finished.
36:
37: A>
<図10.1> 印刷される図面の例 (実際はそれぞれA4サイズ)
